شناسهٔ خبر: 75403999 - سرویس اجتماعی
نسخه قابل چاپ منبع: دانشجو | لینک خبر

قانون مور دیگر کافی نیست؛ دانشمندان تراشه شش‌لایه ساختند

اولین تراشه CMOS هیبریدی شش لایه جهان، راه را برای الکترونیک فوق نازک، انعطاف‌پذیر و کارآمد هموار می‌کند.

صاحب‌خبر -
قانون مور دیگر کافی نیست؛ دانشمندان تراشه شش‌لایه ساختند

به گزارش گروه دانشگاه خبرگزاری دانشجو، در رقابت برای کوچک‌تر، سریع‌تر و کارآمدتر کردن دستگاه‌های الکترونیکی، دانشمندان دانشگاه علوم و فناوری ملک عبدالله (KAUST) در عربستان سعودی به موفقیتی دست یافته‌اند که می‌تواند آینده‌ی ریزتراشه‌ها را متحول کند.

 

آنها اولین میکروچیپ CMOS (نیمه هادی اکسید فلزی مکمل) هیبریدی شش لایه جهان را که برای الکترونیک با مساحت بزرگ طراحی شده است، ساخته‌اند. تاکنون، تراشه‌های هیبریدی با چیدمان عمودی به دو لایه محدود می‌شدند.

 

این پیشرفت، تراکم ادغام را بسیار فراتر از آنچه قبلاً امکان‌پذیر بود، افزایش می‌دهد.

 

ساراوانان یوواراجا، محقق ارشد و دانشجوی پسادکترا در KAUST، گفت: «در طراحی ریزتراشه، همه چیز در مورد گنجاندن قدرت بیشتر در فضای کمتر است. با اصلاح چندین مرحله در ساخت، ما طرحی برای مقیاس‌بندی عمودی و افزایش چگالی عملکردی بسیار فراتر از محدودیت‌های امروزی ارائه می‌دهیم.»

 

به گفته محققان، این چیزی بیش از یک شاهکار فنی است، زیرا به معماری جدیدی برای دستگاه‌های الکترونیکی هوشمند، پوشیدنی‌ها و دستگاه‌های پزشکی اشاره دارد.

 

ترفند فراتر رفتن از دو استک

 

برای دهه‌ها، صنعت نیمه‌هادی به یک قانون ساده متکی بوده است - کوچک کردن ترانزیستور برای قرار دادن تعداد بیشتری از آنها روی یک سطح صاف. با این حال، این استراتژی اکنون با بن‌بست مواجه شده است، زیرا ترانزیستور‌ها بسیار کوچک شده‌اند، اثرات کوانتومی و افزایش هزینه‌های تولید، کوچک‌سازی بیشتر را تقریباً غیرممکن می‌کند.

 

محققان معتقدند که راه حل، نه در کوچک‌تر شدن، بلکه در عمودی شدن است، یعنی روی هم قرار دادن مدار‌ها به صورت لایه لایه مانند یک آسمان‌خراش، اما انجام این کار با چالش‌های جدی همراه است.

 

برای مثال، ساخت تراشه به روش سنتی نیاز به دمای بالایی دارد که می‌تواند به لایه‌های پایینی آسیب برساند و تراز کردن چندین لایه با دقت کامل بسیار دشوار است. تاکنون، این موانع تعداد لایه‌هایی را که می‌توان با خیال راحت و به طور مؤثر روی هم قرار داد، محدود کرده است.

 

برای غلبه بر چنین چالش‌هایی، محققان نحوه ساخت میکروچیپ‌ها را از پایه مورد بازنگری قرار دادند. آنها به جای تکیه بر ساخت در دمای بالا، فرآیندی را توسعه دادند که در آن هیچ مرحله‌ای از دمای ۳۰۲ درجه فارنهایت (۱۵۰ درجه سانتیگراد) تجاوز نمی‌کرد و بیشتر کار‌ها نزدیک به دمای اتاق انجام می‌شد.

 

این رویکرد از آسیب به لایه‌های زیرین هنگام اضافه شدن لایه‌های جدید جلوگیری می‌کرد. هر لایه از تراشه حاوی ترانزیستور‌های کوچکی است که سیگنال‌های الکتریکی را مدیریت می‌کنند. برخی از آنها از مواد معدنی (اکسید ایندیم نوع n) و برخی دیگر از ترکیبات آلی ساخته شده‌اند.

 

این مواد مکمل، هنگامی که در یک ساختار واحد ترکیب می‌شوند، چیزی را ایجاد می‌کنند که به عنوان معماری CMOS هیبریدی شناخته می‌شود، که ستون فقرات اکثر دستگاه‌های الکترونیکی است. علاوه بر این، این تیم همچنین نحوه آماده‌سازی و اتصال هر سطح را اصلاح کرد. با صاف و تراز کردن دقیق رابط‌ها، آنها اطمینان حاصل کردند که سیگنال‌های الکتریکی به طور موثر بین لایه‌ها جریان می‌یابند.

 

نتیجه نهایی، تراشه‌ای با شش لایه فعال بود - سه برابر بیشتر از هر CMOS هیبریدی ساخته شده قبل از آن. این تراشه عملکرد پایدار و مدار‌های منطقی با مصرف انرژی بهینه را نشان داد و ثابت کرد که چیدمان عمودی می‌تواند عملکرد بالاتری را بدون گرم شدن بیش از حد یا تداخل الکتریکی ارائه دهد.

 

نویدبخش آینده‌ای روشن برای صنعت الکترونیک

 

این رویکرد جدید در ساخت تراشه می‌تواند طیف وسیعی از فناوری‌ها را متحول کند. برای الکترونیک انعطاف‌پذیر و پوشیدنی، می‌تواند به حسگر‌ها و دستگاه‌های پزشکی فشرده‌تری منجر شود که می‌توانند خم شوند، کشیده شوند یا حتی در پارچه‌ها ادغام شوند.

 

برای اینترنت اشیا، جایی که میلیون‌ها دستگاه کوچک باید به طور کارآمد کار کنند، تراشه‌های عمودی می‌توانند محاسبات قدرتمندی را با حداقل مصرف برق ارائه دهند و برای فناوری‌های فضایی و زیست‌محیطی، وزن کم و عملکرد بالای آنها، آنها را برای ماهواره‌ها و حسگر‌های از راه دور ایده‌آل می‌کند.

 

با این حال، این تحقیق هنوز در مرحله اثبات مفهوم است. تراشه‌ها باید در دما‌های بالاتر پایدارتر شوند و قبل از ورود به بازار تجاری، برای تولید در مقیاس بزرگ سازگار شوند.

 

تیم KAUST قصد دارد مواد را اصلاح کرده و قابلیت اطمینان بلندمدت طراحی خود را بهبود بخشد، ضمن اینکه چگونگی ادغام لایه‌ها و قابلیت‌های بیشتر را در آینده بررسی می‌کند.

این مطالعه در مجله Nature Electronics منتشر شده است.